940 0 0 0 89 0 10년전 0

Digital Clamp Circuit Design with Python and Verilog

이 책은 Clamp 회로를 Digital 로 구현하는 방법을 소개해 놓은 책이다. 하드웨어로 설계하기 전에 Python 언어로 모델링하고 시뮬레이션해 볼 수 있게 구성되어 있고 또한 Verilog 로 설계된 하드웨어에 대해서도 시뮬레이션을 해 보고 그 결과를 Python 으로 모델링한 것과 비교해 볼 수 있도록 하였다. 전자공학을 전공하여 IC 설계에 관심 갖고 있는 학생들에게 설계 실무 감각을 증진시키는데 도움이 될 것이다.
이 책은 Clamp 회로를 Digital 로 구현하는 방법을 소개해 놓은 책이다. 하드웨어로 설계하기 전에 Python 언어로 모델링하고 시뮬레이션해 볼 수 있게 구성되어 있고 또한 Verilog 로 설계된 하드웨어에 대해서도 시뮬레이션을 해 보고 그 결과를 Python 으로 모델링한 것과 비교해 볼 수 있도록 하였다. 전자공학을 전공하여 IC 설계에 관심 갖고 있는 학생들에게 설계 실무 감각을 증진시키는데 도움이 될 것이다.
전자공학 서적과 종교 서적을 주로 집필하고 있으며 현재 전자책으로 다수의 책을 출간하였다. 그의 저서로는 'FIR Digital Filter 설계', 'IIR Digital Filter 설계', 'Fractional Delay Filter Design with Python', '한권으로 묶은 사탄과 루시퍼', '영과 혼', '성경의 불편한 진실' 등이 있다.

㈜유페이퍼 대표 이병훈 | 316-86-00520 | 통신판매 2017-서울강남-00994 서울 강남구 학동로2길19, 2층 (논현동,세일빌딩) 02-577-6002 help@upaper.net 개인정보책임 : 이선희